cpuimvp_vr_on (он же all_sys_pwrgd) есть - 3.3V
vccio есть 1.05V
питание ШИМки MAX15119 есть
Нет обмена по CPU_VIDSOUT, CPU_VIDSCLK - стоит 1.05В
cpu_vidalert_l - не активен - 1.05В
попыток запуска ШИМки никаких.

Что является хостом на этой I2C шине? Проц или ШИМка? Должна она дать дефолтное напряжение без обмена с процом?
CPUIMVP_TONA -0.5V
CPUIMVP_TONB -0.5V - не маловато это?
даташита не могу на макс этот найти...

да можно на любом попробовать посмотреть в общих каких-то деталях
max17611...

CPU Master

CPUIMVP_TONA
CPUIMVP_TONB
задают частоту переключения фаз с помощью резисторов Rton, можно же по схеме проследить, что там на них подается

Я что-то ни одну шимку современную не помню, чтобы так работала - без команд "жарила по дефолту" )

Другого ноута с незапускающимся VR12/IMVP7 и с обменом по SVID под рукой нет... Получается проц должен попросить по SVID напряжение, которого еще нет? Используя только 1.05В и без тактирования (оно вроде как появится после IMVP_GD)? Какие ему условия нужны для этого?
Сигналы TON думал не скважность, а включение фаз. Приходит напрямую от питания через 180кОм.

Я назвал похожую шимку, которая в голову взбрела, с даташитом в гугле

Указать да. Механизм (v_proc_IO и тд) и временные диаграммы в какой-то степени описаны в даташитах на интел хабы (он-то ведь тоже участник), можно по ним попробовать сориентироваться

копну по power sequence от десктопной мамки с ivy bridge.... там CPU_pwrgd и DRAM_pwrgood должны войти в проц до обмена по SVID. Но тактирование от PCH только через 2 шага ему придет... интересно, что ему задающим генератором для SVID обмена является

Эмм, я как бы говорю, что можно почитать, но вы хотите смотреть что-то свое. Тогда зачем спрашивать вообще
Я вот вам шимку подсказал с даташитом - там ведь даже стрелками нарисовано на блок-диаграмме и это не частный случай, а стандарт

The Serial VID Interface (SVID Interface) is a three wire digital interface used to transfer power management information
between the CPU (Master) and the PWM controller (Slave). The 3 wires are clock (SCLK), data (SDIO) and ALERT#. The SCLK
is unidirectional and generated by the master. The SDIO is bi−directional, used for transferring data from the CPU to the
PWM controller and from the PWM controller to the CPU. The ALERT# is an open drain output from the PWM controller to signal
to the master that the Status Register should be read.

читал я тот даташит. Теперь ищу почему проц не инициирует обмен с ШИМ. Alert ШИМ не поставит, т.к. похоже этот вариант из даташита -
If VBOOT register = 00h, the MAX17611 and REG A of
the MAX17611C wait at 0V, POK_ is deasserted and
ALERT# remains deasserted and hold until the SVID
command.
т.е. ждет проца.

CPU_PWRGD и PM_MEM_PWRGD =1.05В. Чего ж процу не хватает? PLT_RST_L =0, но вроде это нормально до включения VRM.

Может проц дохлый или в отвале)
Я на днях моноблок чинил на интеле 1155 сокет, так там тоже не было питания проца, хотя основные сигналы, которые смог найти, были. Отрыв сокета в итоге оказался... но эт я так конечно же

На этом этапе я б наверное хаб уже заменил, хотя свои действия он вроде как уже выполнил, как относительно простое действие, чтобы не думалось о "тонких материях"

пропаял хаб и проц - тоже ничего.