Сегодня еще, посидел над ним. Ну во первых сделал вывод что скорее всего edid и не должен с матрицы считываться навела меня на эту мысль фраза в схеме: 2132S-Ver E: External ROM, pin31 PU +3VS Internal RAM support, pin31 PD to GND, т.е. как понял, если на 31 ноге транслятора логическая 1, то используется флешка внешняя, если 0 то транслятор использует флеш матрицы. Подал 0 на 31 ногу, перекинув соответствующий резистор, чтения edid так и не получил

, но заметил что на трансляторе соответственно на управляющих ногах 14,15,16,17 появились 0, хотя до этого везде было 3,3в. Отсюда сделал вывод что родная прошивка на флешке транслятора все-таки живая, происходит его инициализация, и напряжения появились после возврата резистора на место.
Не хватает только напряжения +LCDVDD_CONN, начал разбираться со схемой которая его формирует, поскольку вроде-бы все условия есть что-бы оно было, управляющий сигнал TL_ENVDD (3,3в) с транслятора поступает и тут встал в ступор.
[url=Кусок схемы]https://img-fotki.yandex.ru/get/46310/336695492.0/0_197933_1beac0c2_orig.jpg[/url]
Логика рассуждений такая: пока плата не запущена, на gate n-канального полевика q2100 поступает 5в дежурки, полевик открыт, LCDVDD притянута к земле, а p-канальный полевик q2101 соответственно закрыт, т.к. на его gate тоже поступает 5в. Что собственно и подтверждается измерениями. После включения с транслятора на gate n-канального полевика Q2102 поступает сигнал TL_ENVDD (3,3в), который видимо по идее что-бы схема заработала должен открыться и притянуть gate Q2100 и gate q2101 к земле, тогда закрывается q2100 и открывается q2101 и +3VS поступает на LCDVDD. Но q2102 не открывается и по логике вещей и не должен открываться т.к. напряжения 3.3в (gate) недостаточно, поскольку в это время у него 5в присутствует на drain, но как-то же эта схема работала, в чем я ошибаюсь?